## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-090348

(43)Date of publication of application: 29.03.1990

(51)Int.CI.

G06F 12/08

(21)Application number: 63-245021

(71)Applicant : NEC CORP

(22)Date of filing:

28.09.1988


(72)Inventor: TANAKA YASUHARU

## (54) CACHE MEMORY SYSTEM WITH VARIABLE DATA INVALIDATION SIZE

## (57)Abstract:

PURPOSE: To improve the performance of a cache memory system by preparing a valid bit clear instruction circuit and a pulse generating circuit which produces a pulse to clear the valid bit.

CONSTITUTION: A write pulse given from a valid bit memory 1 is equal to a pulse signal 701 given from a pulse generating circuit 7. The circuit 7 works with input of a bus clock signal 171 and an instruction signal 601 given from a valid bit clear instruction circuit 6. The circuit 6 compares an external address with a tag address of a cache memory and instructs a valid bit clear operation of the corresponding data when the coincidence is secured between both addresses. An address latch 5 inputs entirely an address signal group 151 via an address signal group terminal 15. A 4-bit valid clear selection signal 801 is set at 0 through an inverter 8 when a 4-bit valid bit clear selection terminal 16 is equal to 1. Thus a valid bit can be cleared for each type in response to the rewrite byte of a main memory.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩日本国特許庁(JP)

(11) 特許出願公開

# ® 公 開 特 許 公 報 (A) 平2-90348

®Int. Cl. 5

識別記号

广内整理番号

個公開 平成2年(1990)3月29日

G 06 F 12/08

310 A

7010-5B

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

データ無効化サイズ可変なキャツシユメモリシステム

願 昭63-245021 創特

顧 昭63(1988) 9月28日 223出

田中 個発 明 者

康陽

東京都港区芝5丁目33番1号 日本電気株式会社内

日本電気株式会社 勿出 顋 人

東京都港区芝5丁目33番1号

弁理士 内 原 何代 理 人

明 翻

#### 発明の名称

データ無効化サイズ可変なキャッシュメモリシ ステム

#### 特許請求の範囲

外部から与えたデータ無効化の為のアドレス・ タグと照合を行ない、もし一致すれば該当するデ ータをそのデータに付随したバリッドビットをク リアすることによって無効化する機能を有するキ ャッシュシステムにおいて、データメモリを任意 のサイズにバイト毎に用意したバリッドビットを 含んだバリッドビットメモリと、外部からデータ 無効化の為のアドレスを一時格納するラッチ又は カウンタと、該ラッチ又はカウンタからのアドレ ス信号の一部をデコードするデコーダと、パリッ ドビットクリアを起動するバリッドビットクリア 指示回路と、前記バリッドビットクリアの為のパ ルスを発生する回路と、単一のバリッドビットを

クリアするか複数のバリッドビットをクリアする か選択する回路とを含むことを特徴とするデータ 無効化サイズ可変なキャッシュメモリシステム。

## 発明の詳細な説明

#### 〔産業上の利用分野〕

本発明はデータ無効化サイズ可変なキャッシュ メモリシステムに関する。

#### 〔従来の技術〕

従来のキャッシュメモリシステムは、格納して いるデータの有効性の管理に、あるデータのサイ ズ毎にバリッドビットを設け、そのバリッドビッ トが"1"のときはデータが有効, "0"のとき は無効とする方法を取っている。バリッドビット を"1"に立てる場合は、CPUからの要求に応 じてメインメモリからデータをキャッシュメモリ に格納した時であり、又は"〇"にクリアする 場合は、初期設定以外には、格納していたデータ の元であるメインメモリが、他のプロセッサある いはコントローラによって書き替えられた時であ

- 2 -

δ.

この \* 0 \* にクリアする場合は、コマンドによって全部のバリッドビットをクリアする方法と、ブロックサイズと呼ばれる、メインメモリからキャッシュメモリヘデータを格納する単位毎にクリアする方法などがある。

#### 〔発明が解決しようとする課題〕

- 3 -

一部をデコードするデコーダと、バリッドビット クリアを起動するバリッドビットクリア指示回路 と、前記バリッドビットクリアの為のパルスを発 生する回路と、単一のバリッドビットをクリアす るか複数のバリッドビットをクリアするか選択す る回路とを含んで構成される。

## 〔実施例〕

次に、本発明について図面を参照して説明する。

第1 図は本発明の第1 の実施例を示すプロック図で、本発明に関係する部分のみを表わしている。 バリッドビットメモリ 1 およびデータントンストンの信号群 5 0 1 がデコーダ 3 には号群 5 0 1 が スティンス ディード で 1 が 3 0 n が デコード によって リード で 1 が 3 0 n が ディン フード が 3 0 n が で アドレス ディード が 3 0 n が アドレス ディード が 3 0 n が で で アドレス ディータ 1 の 3 0 n が で で アドレス データ 1 の 3 0 n が で で で で り 1 の 4 ビットの バリッド ビ ビ が ら 成り、 バリッド ビ ット は 4 バイトの データ か ら 成り、 バリッド ビ ット 0 、 V 1 、 V 2 、 V 3 は 4 マータ D 0 、 D 1 ・

大変効率が悪い。何故なら、一度キャッシュメモリに格納したデータは幾度となくCPUから読み出しアクセスする確率が高いので、クリアされてしまうと再びメインメモリからキャッシュメモリヘデータを取りに行かなければならないからである。これはシステムの性能を低下させるという欠占がある。

本発明の目的は、メインメモリの書き替えられたデータ・サイズに応じてクリアするバリッドビットの数の指示を受け入れる機能を持ち、バリッドビットを単数もしくは複数個のクリアが選択可能なキャッシュメモリシステムを提供することにある。

#### 〔課題を解決するための手段〕

本発明のデータ無効化サイズ可変なキャッシュメモリシステムは、データメモリを任意のサイズにバイト毎に用意したバリッドビットを含んだバリッドビットメモリと、外部からデータ無効化の為のアドレスを一時格納するラッチ又はカウンタと、該ラッチ又はカウンタからのアドレス信号の

- 4 -

D 2 . D 3 と対応する。バリッドビットメモリ 1 のバリッドビットクリアはラッチ 5 の一部であるバリッドアドレス 1 と 0 からの信号 5 0 2 . 5 0 3 がデコーダ 4 によって デコードされたバリッドビット信号群 1 4 0 1 . 4 0 2 . 4 0 3 . 4 0 4 を基に行なわれる。

例えば、バリッドアドレス 0 、 1 が " 0 0 " の場合には信号群 I 4 0 1 、 4 0 2 、 4 0 3 、 4 0 4 はそれぞれ " 0 " 、 " 1 " 、 " 1 " 、 " 1 " になる。NANDゲート 1 1 、 1 2 、 1 3 、 1 4 は 4 ビットバリッドビットクリア選択信号 8 0 1 によってバリッドビット信号群 II 1 1 1 、 1 2 1 、 1 3 1 、 1 4 1 を制御される。

例えば、信号801が"0"のとき信号群 [111,121,131,141は0,0,0,0 になり、信号801が"1"のとき、信号群 I 4 01,402,403,404によって決定し、 信号群 I と II はそれぞれ 401,402,403, 404と111,121,131,141が対応 して問じ値になる。

**- 6 -**

第2図は、選択信号801が"0"の場合で、アドレスラッチ5からの信号502,503によってバリッドビットがクリアされるタイミングチャートである。信号502,503が00の例で、デコーダ4により信号群 II 111,121,

~ 7 ~

場合に、アドレスカウンタと、4回分のパルスを発生する回路を有している点である。つまり、スカウンタとはもいいないはない。これではなっているが、本実施例ではアドレスをが、アラウンド)させて、4回のパルスによって、アラウンドビットクリアを行なっている。この実施例では、クリアによる同時動作による電源ノイズが緩和されるという利点がある。

#### 〔発明の効果〕

131、141は0、1、1、1になる。クリア 指示倡号601が"1"になると、パルス信号7 01の後縁のタイミングでバリッドビットV0、 V1、V2、V3は前の状態がオール"1"だと すると、0、1、1、1になる。

第3図は、選択信号801が"1"の場合のタイミングチャートで、アドレスラッチ5からの信号502.503に関係なく、信号群『はオール"0"となり、クリア指示信号601が"1"で、パルス信号701の後縁のタイミングで、バリッドビットはオール"0"になる。したがって、例えば、1バイトのキャッシュメモリ内のデータをクリアしたい時は4バイトのキャッシュメモリ内のデータをクリアといい時はクリア選択端子16を"1"にセットすればよい。

第4図は本発明の第2の実施例を示す回路図で、 本発明に関係する部分のみを表わしている。

第1の実施例との違いは、4ピットクリアする

- 8 -

ス信号の一部をデコードするデコーダと、バリッアとは動するバリッドビットクリットを起動するバリッドビットのパリットを発生する回路と、単一のバリットビットをかっています。四路とから構成することにより、メイクの出来の性能を向上させることができる。

#### 図面の簡単な説明

第1図は本発明の第1の実施例のブロック図、第2図は同じく1バイト単位のクリア時のタイミングチャート、第3図は同じく4バイト同時にクリア時のタイミングチャート、第4図は本発明の第2の実施例のブロック図、第5図は同じく4バイトを4パルスでクリアする時のタイミングチャートである。

1 ··· バリッドビットメモリ、2 ··· データメモリ、3 · 4 ··· デコーダ、5 ··· ラッチ、6 ··· 指示

-10-

回路、7…パルス発生回路、8…インバータ、1 1, 12, 13, 14 ··· AND #- 1, 15, 1 6,17… 端子、21… パルス発生回路、22… セレクタ、23…カウンタ、31,32,33, 34 ··· AND #- h 、311, 321, 331, 341…パーシャルライトパルス信号、301, …30n, …30m…セットアドレスデコード信 母群、401,402,403,404…パリッ ドビット信号群Ⅰ、501…セットアドレス信号 群、502、503…バリッドアドレス信号群、 111, 121, 131, 141... バリッドビッ ト信号群Ⅱ、601 … バリッドビットクリア指示 信号、701…1回パルス信号、211…4回パ ルス信号、161…バスクロック信号、171… 4 バイトバリッドビットクリア選択信号、151 …アドレス信号群。

代理人 弁理士 内 原 晋

- 1 1 -

